KIERUNKI BADAŃ ZESPOŁU BADAWCZEGO KIK

·           rozwój metod projektowania równoległych jednostek przetwarzających dla jednoukładowych systemów czasu rzeczywistego SoC (ang. SoC – System-on-Chip), w tym metod zapewniających wiarygodność obliczeń na poziomie algorytmicznym;

·           zautomatyzowanie procesu projektowania i weryfikacji projektów w/w jednostek przetwarzających na poziomach strukturalnym i logicznym;

·           projektowanie bloków operacyjnych dla równoległych jednostek przetwarzających przeznaczonych do realizacji w układach reprogramowalnych FPGA;

·           wykorzystanie w jednostkach przetwarzających systemów SoC układów prądowych, w tym układów działających w logice wielowartościowej MVL (ang. MVL – multiply-valued logic) i arytmetyce resztowej RNS (ang. RNS – residue number system);

 

Prace Zespołu badawczego:

Skrypty i pomoce dydaktyczne:

1.   Maslennikow O., Kanewski J., Gretkowski D., Sołtan P. Logika i arytmetyka komputerów. Ćwiczenia laboratoryjne. Skrypt. Wydawnictwo Uczelniane Politechniki Koszalińskiej, Koszalin, 2000, 95 stron.

2.   Maslennikow O., Kanewski J., Gretkowski D. Architektura komputerów. Ćwiczenia laboratoryjne. Skrypt. Wydawnictwo Uczelniane Politechniki Koszalińskiej, Koszalin, 1998, 95 stron, (wydanie II, 2002r).

Projekty badawcze finansowane przez Polski Komitet Badań Naukowych
(Granty KBN)

1.        8T11B 042 14 pt. „Cyfrowe układy pracujące w trybie prądowym dla mieszanych systemów analogowo-cyfrowych” (lata 1998-1999);

2.        7T11B 004 20 pt. „Programowalne mieszane układy analogowo-cyfrowe pracujące w trybie prądowym” (lata 2001-2003);

3.        3T11B 059 26 pt. „Jednostki operacyjne dla systemów jednoukładowych pracujących w logice wielowartościowej i arytmetyce resztowej” (lata 2004-2006).

 

Publikacje książkowe, artykuły w czasopismach i referaty z materiałów konferencyjnych

rok 2005

1.             Maslennikow O. Verification of Current-Mode Digital Circuits Operating in Radix N Arithmetic and Destined for Implementation in Reconfigurable Devices. Proc. 8 Int. Conf. Experience of Designing and Application of CAD Systems in Microelecronics, CADSM’2005, Lwów, 2005, pp. 208-213.

2.             Maslennikow O., Maslennikowa N., Sołtan P., Lienu J.-P. Computer-aided design and visualization of regular algorithm dependence graphs and processor array architectures. Proc. 8 Int.Conf. Experience of Designing and Application of CAD Systems in Microelecronics, CADSM’2005, Lwów, 2005, pp. 243-247.

3.             Maslennikow O., Gretkowski D., Sołtan P., Pawłowski P. Computer-aided design, verification and visualization of digital circuits based on current-mode gates. Proc. 8 Int. Conf. Experience of Designing and Application of CAD Systems in Microelecronics, CADSM’2005, Lwów, 2005, pp. 193-197.

4.             Maslennikow O. Minimalizacja funkcji logicznych w algebrze bramek prądowych. Materiały IV Konferencji Krajowej Elektroniki, KKE’2005, Kołobrzeg, 2005, s. 597-602.

5.             Sołtan P., Maslennikow O. Modelowanie reprogramowalnych układów prądowych działających w logice wielowartościowej. Materiały IV Konferencji Krajowej Elektroniki, KKE’2005, Kołobrzeg, 2005, s. 591-596.

6.             Rajewska M., Maslennikow O., Berezowski R. Układy prądowe dokonujące konwersji liczb z systemu binarnego do systemu RNS i odwrotnie. Materiały IV Konferencji Krajowej Elektroniki, KKE’2005, Kołobrzeg, 2005, s. 603-608.

7.             Maslennikow O. Organizacja i projektowanie bloków sterowania równoległych jednostek przetwarzających przeznaczonych do realizacji w układach reprogramowalnych. Materiały VIII Konferencji Krajowej „Reprogramowalne układy cyfrowe”, RUC’2005, Szczecin, 2005, s.149-158.

8.             Sołtan P. Koncepcja refaktoryzacji kodu w języku VHDL. Materiały VIII Konferencji Krajowej „Reprogramowalne układy cyfrowe”, RUC’2005, Szczecin, 2005, s.159-165.

 

rok 2004

1.             Maslennikow O. Podstawy teorii zautomatyzowanego projektowania reprogramowalnych równoległych jednostek przetwarzających dla jednoukładowych systemów czasu rzeczywistego. (Monografia habilitacyjna). Wydawnictwo Uczelniane Politechniki Koszalińskiej, Koszalin, 2004, 273 s.

2.             Maslennikov O., Shevtshenko Ju., Sergyienko A. Configurable microprocessor array for DSP application. Lecture Notes in Computer Science, Springer, 2004, Vol. 3019, pp.36 – 41 (Lista czasopism naukowych i wydawnictw Zespołu T11 oraz Lista Filadelfijska – CompuMath Citation Index Journal List, poz. 566).

3.             Białko M., Maslennikow O., Maslennikowa N., Pawłowski P. Układy cyfrowe zbudowane z bramek prądowych: stan obecny, perspektywy rozwoju i zastosowania. Elektronika, nr 12, 2004, s. 38 – 43.

4.             Maslennikow O., Pawłowski P., Maslennikowa N., Berezowski R. Current-Mode Multipliers for Multiple-Valued Logic and Residue Number System Arithmetic. Proc. of 2-th IEEE Int.Conf. on Circuits and Systems for Communication, ICCSC’2004, Moscow, 2004.

5.             Maslennikow O., Gretkowski D., Maslennikowa N., Pawłowski P. Current Mode Multipliers and Constant Coefficient  Multipliers for Radix N and Modulo N Logic Arithmetic. Proc. of the 11-th Int. Conf. on Mixed Design of Integrated Circuits and Systems, MIXDES’2004, Szczecin, pp. 162-167.

6.             Białko M., Maslennikow O., Maslennikowa N., Pawłowski P. Układy cyfrowe zbudowane w oparciu o bramki prądowe: stan obecny, perspektywy rozwoju i zastosowania. Materiały III Konferencji Krajowej Elektroniki, KKE’2004, Kołobrzeg, 2004, s.83-94. (referat zaproszony).

7.             Maslennikow O. Realizacja architektur macierzy procesorowych w dynamicznie reprogramowalnych układach FPGA. Materiały VII Konferencji Krajowej „Reprogramowalne układy cyfrowe”, RUC’2004, Szczecin, 2004, s.225-232.

8.             P. Sołtan. Koncepcja realizacji testów jednostkowych w języku VHDL. Materiały VII Konferencji Krajowej „Reprogramowalne układy cyfrowe”, RUC’2004, Szczecin, 2004, s.117-124.

9.             Maslennikow O., Sołtan P., Ratuszniak P. Opracowanie bloku mnożenia zmiennej przez stałą jego wykorzystanie w filtrach konwolucyjnych ze skończoną odpowiedzią impulsową. Materiały IX Konferencji Krajowej „Komputerowe wspomaganie badań naukowych”, KOWBAN’2004, Polanica-Zdrój, 2004, s.189-194.

10.         Sołtan P., Maslennikow O. Wspomaganie modelowania projektów opartych o reproramowalne układy FPGA pracujące w trybie prądowym. Materiały IX Konferencji Krajowej „Komputerowe wspomaganie badań naukowych”, KOWBAN’2004, Polanica-Zdrój, 2004, s.259-264.

11.         Maslennikow O., Sołtan P., Ratuszniak P. Wizualizacja struktur macierzy procesorowych w standardzie SVG. Materiały IX Konferencji Krajowej „Komputerowe wspomaganie badań naukowych”, KOWBAN’2004, Polanica-Zdrój, 2004, s.325-330.

12.         R. Berezowski, M. Rajewska. Projekt i weryfikacja praktyczna podstawowych bloków układów FPGA zbudowanych w oparciu o bramki prądowe. Materiały III Konferencji Krajowej Elektroniki, KKE’2004, Kołobrzeg, 2004, s.339-344.

13.         P. Sołtan. Weryfikacja logiczna projektów VHDL realizowanych w reprogramowalnych układach FPGA pracujących w trybie prądowym. Materiały III Konferencji Krajowej Elektroniki, KKE’2004, Kołobrzeg, 2004, s.333-338.

 

rok 2003

1.             Maslennikow O., Gretkowski D., Pawłowski P. Current-Mode Circuits for Multiple- Valued Logic and Residue Number System Arithmetic. Proc. of the 10-th Int. Conf. on Mixed Design of Integrated Circuits and Systems, MIXDES’2003, pp. 182-187.

2.             Maslennikow O., Sołtan P. Automated Implementation of Digital Circuits in Current-Mode FPGA Chips. Proc. 7 Int. Conf. Experience of Designing and Application of CAD Systems in Microelecronics, CADSM’2003, Lwów, 2003, pp. 223-225.

3.             Gretkowski D., Maslennikow O. Designing and Testing the Prototype of Reprogrammable Chip Based on the Current-Mode Gates. Proc. 7 Int.Conf. Experience of Designing and Application of CAD Systems in Microelecronics, CADSM’2003, Lwów, 2003, pp. 434-437.

4.             Maslennikow O., Sołtan P. Środowisko wspomagania projektowania reprogramowalnych układów czasu rzeczywistego. Materiały II Konferencji Krajowej Elektroniki, KKE’2003, Kołobrzeg, 2003, s.381-386.

5.             Maslennikow O., Białko M., Pawłowski P., Berezowski P. Przerzutniki prądowe dla logiki wielowartościowej i arytmetyki resztowej. Materiały II Konferencji Krajowej Elektroniki, KKE’2003, Kołobrzeg, 2003, s.725-730.

6.             Pawłowski P., Białko M., Maslennikow O., Sołtan P. Programowalne połączenia w układach FPMA. Materiały II Konferencji Krajowej Elektroniki, KKE’2003, Kołobrzeg, 2003, s.731-736.

7.             Maslennikow O., Sergyienko A., Łącki M. Optymalizacja architektury mikrokontrolerów przeznaczonych do realizacji w układach FPGA. Materiały VI Konferencji Krajowej „Reprogramowalne układy cyfrowe”, RUC’2003, Szczecin, 2003, s.87-92.

8.             Rajewska, R. Berezowski. Prądowe sumatory i układy mnożące dla logiki wielowartościo-wej i arytmetyki resztowej. Proc. of the 5-th Int. Electronic and Telecommunication Conference of Students and Young Scientific Workers, SECON’2003, Warszawa, 2003.

9.             M. Białko, M. Rajewska, R. Berezowski. Wykorzystanie języka VHDL do modelowania układów pracujących w logice wielowartościowej i w arytmetyce resztowej. Materiały X Konferencji Krajowej „Komputerowe wspomaganie badań naukowych”, KOWBAN’2003.

 

rok 2002

1.             Maslennikov O. Systematic generation of executing programs for processor elements in parallel ASIC or FPGA-based systems and their transformation into VHDL-descriptions of the processor element control units. Lecture Notes in Computer Science, Springer, 2002, Vol.2328, pp.272 – 279 (Lista czasopism naukowych i wydawnictw Zespołu T11 oraz Lista Filadelfijska – CompuMath Citation Index Journal List, poz. 566).

2.             Sergyienko A., Maslennikov O. Implementation of Givens QR Decomposition in FPGA. Lecture Notes in Computer Science, Springer, 2002, Vol.2328, pp. 453-459 (Lista czasopism naukowych i wydawnictw Zespołu T11 oraz Lista Filadelfijska – CompuMath Citation Index Journal List, poz. 566).

3.             Maslennikow O. Modification of the Weighted Checksum Method for Deriving Fault Toletant Versions of the Main Linear Algebra Algorithms. Computational Methods in Science and Technology, V.8, No.1, 2002, pp.79-96. (Lista czasopism naukowych i wydawnictw Zespołu T11).

4.             Maslennikow O. Design of Fault-Tolerant Versions of the Main Linear Algebra Algorithms. Data Recording, Storage & Processing, V.4, No.3, 2002, pp.41-54.

5.             Maslennikov O., Shevtshenko Ju., Sergyienko A. Configurable microcontroller array. Proc. of the 3-th Int.Conf. PARELEC’2002, IEEE Comp. Soc. Press, pp.47-49.

6.             Maslennikow O., Berezowski R., Soltan P., Rajewska M. Designing Prototype of the Spartan II FPGA Slice with the Current-Mode Gates. Proc. of the IEEE Int.Conf. on Circuits and Systems for Communication, ICCSC’2002, ST.-Petersburg, pp. 182-185.

7.             Maslennikow O., Pawłowski P., Sołtan P., Berezowski R. Current-Mode Digital Gates and Circuits: Conception, Design and Verification. Proc. of the IEEE Int. Conf. on Electronic Circuits and Systems, ICECS’2002, Horwacja, Vol.2, pp. 623-626.

8.             Gretkowski D., Maslennikow O., Maslennikowa N., Pawłowski P. Project of Reprogrammable Chip Based on the Current-Mode Gates. Proc. of the 9-th Int. Conf. on Mixed Design of Integrated Circuits and Systems, MIXDES’2002, pp. 331-336.

9.             Maslennikow O. Algorithm-Based Fault Tolerance in Linear Algebra Tasks. Proc. Int. Conf. ICSES’2002, Wrocław, Poland, 2002, pp.313-318.

10.         Sołtan P., Maslennikow O., Berezowski R., Rajewska M. Automatyzacja procesu implementacji układów cyfrowych w technologii prądowych układów FPGA. Materiały I Konferencji Krajowej Elektroniki, KKE’2002, Kołobrzeg, 2002, s.843-848.

11.         Białko M., Berezowski R., Maslennikowa N., Sołtan P. Realizacja logiki szybkiego przeniesienia w prototypie prądowym układu FPGA SPARTAN II. Materiały I Krajowej Konferencji Elektroniki KKE’2002, Kołobrzeg, 2002, pp.849-854.

12.         Maslennikow O., Berezowski R., Sołtan P. Model komórki układu FPGA zbudowanego w oparciu o bramki prądowe. Materiały V Konferencji Krajowej „Reprogramowalne układy cyfrowe”, RUC’2002, Szczecin, 2002, s.189-196.

 

rok 2001

1.             Maslennikow O. Approaches to Designing and Examples of Digital Circuits Based on the Current-Mode Gates. Data Recording, Storage & Processing, V.3, No.2, 2001, pp.84-98.

2.             Maslennikow O., Maslennikowa N., Gretkowski D., Guzinski A., Pawłowski P. Designing basic blocks of FPGA cells with the current-mode gates. Proc. of the 8-th Int. Conf. on Mixed Design of Integrated Circuits and Systems, MIXDES’2001, Zakopane, Poland, 2001, pp. 153-158.

3.             Maslennikow O. CAD-Environment for Deriving Dependence Graphs of Regular Algorithms and their Mapping onto FPGA-Based ASIC Architectures. Proc. of the 4-th Int.Conf. CAD DD’2001, Minsk, Białoruś, 2001, pp.113-120.

4.             Maslennikow O. Designing Prototype of the Xilinx FPGAs Function Generator with the Current-Mode Gates. Proc. Int. Conf. ICSES’2001, Łódź, Poland, 2001, pp.333-338.

5.             Maslennikow O., Berezowski R., Gretkowski D., Wąsik A. Projektowanie bloków sterowania wyspecjalizowanych równoległych urządzeń zbudowanych w oparciu o układy FPGA. Materiały IV Konferencji Krajowej „Reprogramowalne układy cyfrowe”, RUC’2001, Szczecin, 2001, s.147-156.

6.             Gretkowski D., Maslennikow O. Projekt i realizacja kombinacyjnych i sekwencyjnych układów cyfrowych przełączanych prądem. Materiały IV Konferencji Krajowej „Reprogramowalne układy cyfrowe”, RUC’2001, Szczecin, 2001, s.249-256.

7.             Sergyienko A., Vasylienko V., Maslennikov O. FIR filter soft core generator. Materiały IV Konferencji Krajowej „Reprogramowalne układy cyfrowe”, RUC’2001, Szczecin, 2001, s.167-172.

8.             Gretkowski D., Karwacki A., Ratuszniak P. Potokowy mikroprocesor zrealizowany na układach reprogramowalnych. Materiały IV Konferencji Krajowej „Reprogramowalne uklady cyfrowe”, RUC’2001, Szczecin, 2001, pp.207-214.

rok 2000

1.             Guziński A., Pawłowski P., Czwyrow D., Kaniewski J., Maslennikow O., Maslennikowa N., Rataj D. Design of Digital Circuits with Current-Mode Gates, Bulletin of the Polish Academy of Sciences, Technical Sciences, Vol. 48, No. 1, 2000, pp.73-91 (Lista czasopism naukowych i wydawnictw Zespołu T11).

2.             Maslennikow O., Wąsik A., Kaniewski J., Maslennikowa N. Program environment for designing of application specific FPGA-based parallel architectures. Proc. of the 7-th Int. Conf. on Mixed Design of Integrated Circuits and Systems, MIXDES’2000, Gdynia, Poland, 2000, pp.191-196.

3.             Gretkowski D. Maslennikow O., Kaniewski J. VHDL Models of Digital Sequential Circuits with the Current-Mode Gates. Proc. of the 7-th Int. Conf. on Mixed Design of Integrated Circuits and Systems, MIXDES’2000, Gdynia, Poland, 2000, pp.281-286.

4.             Maslennikow O., Wąsik A., Kaniewski J., Maslennikowa N. CAD-environment for deriving of application-specific system architectures. Proc. Int. Conf. ICSES’2000 (KKTOiUE), Ustroń, Poland, 2000, pp.465-470.

5.             Maslennikow O. Deriving Dependence Graphs of Regular Algorithms and their Transformations – the Main Stage in ASIC and FPGA-based Architectures Design. Proc. Int. Conf. ICSES’2000 (KKTOiUE), Ustroń, Poland, 2000, pp.477-482.

6.             Maslennikow O., Wąsik A., Gretkowski D., Kaniewski J. Programowe środowisko zautomatyzowanego projektowania architektur urządzeń równoległych przeznaczonych do implementacji w FPGA i/lub ASIC. Materiały III Konferencji Krajowej „Reprogramowalne układy cyfrowe”, RUC’2000, Szczecin, 2000, s.211-218.

7.             Kaniewski J., Berezowski R., Gretkowski D., Maslennikow O., Sołtan P. Modele VHDL filtrów przeznaczonych do realizacji w układach FPGA. Materiały III Konferencji Krajowej „Reprogramowalne układy cyfrowe”, RUC’2000, Szczecin, 2000, s.269-276.

 

rok 1999

1.             Maslennikow O. Organization of Processor Element Control Units in the Parallel ASIC and FPGA-based Devices. Data Recording, Storage & Processing, V.1, No.6, 1999, pp.18-31.

2.             Kaniewski J., Maslennikow O., Maslennikowa N., Lacinski L. Analitycal Method for Deriving Dependence Graphs of Recursive Algorithms. Proc. Int. Workshop Parallel Numerics`99, Salzburg (Austria), 1999, pp.41-56.

3.             Gretkowski D., Kaniewski J., Maslennikow O., Wyrzykowski R. A Method for the Design of Bit-Level Parallel Architectures. Proc. Int. Workshop Parallel Numerics`99, Salzburg (Austria), 1999, pp.31-40.

4.             Kanevski Ju., Maslennikov O., Maslennikova N. Design of FPGA-based Processor Array Architecture for Linear Algebra Algorithms Implementation. Proc. 3-th Int. Conf. Parallel Processing and Applied Mathematics, PPAM’99, Kazimierz Dolny, Poland, 1999, pp. 205-216.

5.             Gretkowski D., Guziński A., Kaniewski J., Maslennikow O. VHDL models of digital combinatorical circuits on the current-mode gates. Proc. 6-th Int. Conf. on Mixed Design of Integrated Circuits and Systems, MIXDES’99, Kraków, Poland, 1999, pp.253-258.

6.             Kaniewski J., Berezowski R., Gretkowski D., Maslennikow O. and Sołtan P., VHDL-models of parallel FIR digital filters. Proc. Int. Workshop „Signal Processing’99”, Poznań, 1999, pp.95-100.

7.             Maslennikow O., Guziński A., Kaniewski J., Berezowski R. Rules of Current-mode Digital Circuit Design and Analysis. Proc. of the XXII Nat.Conf. on Circuit Theory and Electronic Networks (KKTOiUE), Warszawa-Stare Jabłonki, Poland,  1999, pp.149-154.

8.             Gretkowski D., Kaniewski J., Maslennikowa N., Soltan P. Current-mode digital Circuits Design and Modeling. Proc. of the XXII Nat.Conf. on Circuit Theory and Electronic Networks, Warszawa-Stare Jablonki, Poland,  1999, pp.161-167.

9.             Maslennikow O., Kaniewski J., Gretkowski D. Realizacja algorytmów algebry liniowej na wyspecjalizowanym systemie komputerowym zbudowanym w oparciu o układy FPGA.  Materiały II Konferencji Krajowej „Reprogramowalne układy cyfrowe”, RUC’99, Szczecin, 1999, s.173-181.

10.         Gretkowski D., Berezowski R., Maslennikowa N. Opis i modelowanie cyfrowych ukladow pradowych z wykorzystaniem jezyka VHDL. Materiały II Konferencji Krajowej „Reprogramowalne uklady cyfrowe”, RUC’99, Szczecin,  1999, pp.165-172.

11.         Sergyienko A., V. Lepekcha, Kaniewski J., Sołtan P. Implementation of IIR Digital Filters in FPGA. Materiały II Konferencji Krajowej „Reprogramowalne uklady cyfrowe”, RUC’99, Szczecin, 1999, pp.233-239.

12.         Maslennikow O., Maslennikowa N., Guziński A., Kaniewski J. Approarches to Designing Digital Circuits with the current-mode gates. Proc. of the 6-th Int.Conf. on Mixed Design, MIXDES’99, Krakow, Poland,  1999, pp.89-94.

 

rok 1998

1.             Maslennikov O., Kanevski J., Wyrzykowski R. Fault tolerant QR-decomposition algorithms and its parallel implementation. Lecture Notes in Computer Science, D. Pritchardand J. Reeve (Eds.), Springer, 1998, Vol.1470, pp.798 – 803 (Lista czasopism naukowych i wydawnictw Zespołu T11 oraz Lista Filadelfijska – CompuMath Citation Index Journal List, poz. 566).

2.             Guziński A., Pawłowski P., Kaniewski J., Czwyrow D., Maslennikow O. Current-Mode Digital Circuits for Low Voltage Mixed A/D Systems. Bulletin of the Polish Academy of Sciences, Technical Sciences, Vol. 46, No. 4, 1998, pp.443-458. (Lista czasopism naukowych i wydawnictw Zespołu T11).

3.             Wyrzykowski R., Kanevski J, Maslennikova N., Maslennikov O. Fault-Tolerant Matrix Decomposition and its Implementation on Processor Arrays. Engineering Simulation, 1998, Vol.15, No.6, pp.779-814, Gordon and Breach Science Publishers, England.

4.             Sergyienko A., Kanevski J., Maslennikov O., Wyrzykowski R. A method for mapping DSP algorithms into application specific structures. Proc. 24-th Euromicro Conference on Parallel and Distributed Processing, Euromicro’98, Vasteras, Sweden, IEEE Comp. Soc. Press, 1998, Vol.I, pp.365 – 371.

5.             Sergyienko A., Kanevski J., Maslennikov O., Wyrzykowski R. Mapping regular algorithms into processor arrays using software pipelining. Proc. Int. Conf. on Parallel Computing in Electrical Engineering, „PARELEC’98”, IEEE Comp. Soc. Press, 1998, pp. 197-200.

6.             Maslennikov O. Fault-tolerant Givens rotations method and its utilization for matrix QR-decomposition. Proc. 9-th Int. Workshop on Dependable Computing, Gdańsk, Poland, 1998, pp.86 - 92.

7.             Kanevski J., Maslennikova N., Maslennikov O., Wyrzykowski R. The modified weighted checksums method for designing fault tolerant linear algebra algorithms. Proc. 9-th Int. Workshop on Dependable Computing, Gdańsk, Poland, 1998, pp.82 - 86.

8.             Guziński A., Kaniewski J., Maslenikov O., Pawłowski P. Current-mode binary and ternary elements. Proc. Int. Conf. „Computers in Europe. Past, Present and Future”, Kijów, 1998, pp.203-212.

9.             Maslennikow O. Czwyrow D., Guzinski A., Kaniewski J., Pawłowski P. Digital circuits on the current-mode gates. Proc. 5-th Int. Conf. Mixed design of integrated circuits systems, MIXDES’98, Łódź, 1998, pp.103-108.

10.         Pawłowski P., Guzinski A., Kaniewski J., Czwyrow D., Maslennikow O. Current-mode ternary elements. Proc. 5-th Int. Conf. Mixed design of integrated circuits systems, MIXDES’98, Łódź, 1998, pp.443-448.

11.         Pawłowski P., Guziński A., Kaniewski J., Maslennikow O, Czwyrow D. Low-voltage current-mode digital circuits. Proc. of the XXI Nat. Conf. on Circuit Theory and Electronic Networks (KKTOiUE), Poznań, Poland, 1998, p.119-124.

12.         Maslennikow O., Maslennikowa N., Guziński A., Kaniewski J., Pawłowski P. Design of adders with current-mode gates. Proc. of the XXI Nat.Conf. on Circuit Theory and Electronic Networks (KKTOiUE), Poznań, Poland, 1998, p.119-124.

 

rok 1997

1.             Wyrzykowski R., Kanevski J, Maslennikova N., Maslennikov O., Ovramenko S. Formalized Construction Method of Array Functional Graphs for Regular Algorithms. Engineering Simulation, 1997, Vol.14, pp.217-232, Gordon and Breach Science Publishers, England.

2.             Wyrzykowski R., Kanevski J, Maslenikova N., Maslennikov O. Algorytmiczne niezawodna dekompozycja macierzy na systemach wieloprocesorowych. Электронное моделирование. (Biuletyn „Modelowanie elektroniczne” Akademii Nauk Ukrainy), Kijów, 1997, No.6, s. 41-49.

3.             Wyrzykowski R., Kanevski Ju.S., Maslennikov O.V. A New Orthogonal Version of the Gauss-Jordan Algorithm and Its Parallel Implementation. Proc. Fifth Int. Euromicro Workshop Parallel and Distributed Processing - PDP’97, IEEE Computer Society Press, London, 1997, pp. 445-452.

4.             Maslennikov O., Chvyrov D., Guzinski A., Kanevski J., Wyrzykowski R. Fault tolerant QR-Decomposition Algorithm Based on Householder Reflections and its Parallel Implementation. Proc.4-th Int. Workshop Parallel Numerics`97, Zakopane, 1997, pp.177-198.

5.             Wyrzykowski R., Kanevski J, Maslennikov O., Gretkowski D. On organization of Control in Processor Arrays. Proc.4-th Int. Workshop Parallel Numerics`97, Zakopane, 1997, pp.199-215.